XCF128XFTG64C Encapsulation BGA64 XL Amûrên veavakirin û hilanînê yên bi densiya bilind

Taybetmendiyên Hilberê

Belge & Medya

Tesnîfkirinên Jîngeh & Export

Xilinx rêzikên XC18V00-yên POM-ên veavakirina bernamekirî yên nav-pergalê destnîşan dike (Wêne 1).Amûrên di vê malbata 3.3V de 4-megabit, 2-megabit, 1-megabit, û 512-kilobit PROM-ê hene ku ji bo ji nû vebernamekirin û hilanîna bitstreamên veavakirina Xilinx FPGA rêbazek hêsan-karsaz, biha-bandor peyda dikin.

Dema ku FPGA di moda Master Serial de ye, ew demjimêrek vesazkirinê çêdike ku PROM-ê dimeşîne.Demek gihîştina kurt piştî ku CE û OE têne çalak kirin, dane li ser pina PROM DATA (D0) ku bi pina FPGA DIN ve girêdayî ye, heye.Daneyên nû piştî her kêliyek demjimêrê ku zêde dibe demek gihîştina kurt peyda dibe.FPGA ji bo temamkirina veavakirinê hejmareke guncan a pêlên demjimêrê diafirîne.Dema ku FPGA di moda Slave Serial de ye, PROM û FPGA ji hêla demjimêrek derveyî ve têne demjimêr kirin.

Dema ku FPGA di moda Master Hilbijêre MAP de ye, FPGA demjimêrek vesazkirinê çêdike ku PROM-ê dimeşîne.Dema ku FPGA di moda Slave Parallel an Slave Hilbijêre MAP de ye, oscilatorek derveyî demjimêra veavakirinê çêdike ku PROM û FPGA dimeşîne.Piştî ku CE û OE têne çalak kirin, daneyên li ser pinên DATA (D0-D7) yên PROM-ê hene.Daneyên nû piştî her kêliyek demjimêrê ku zêde dibe demek gihîştina kurt peyda dibe.Daneyên li FPGA-ê li ser keviya hilkişîna jêrîn a CCLK-ê têne demjimêr kirin.Di modên Slave Parallel an Slave Hilbijêre MAP de oscilatorek belaş dikare were bikar anîn.

Gelek cîhaz dikarin bi karanîna derana CEO-ê werin avêtin da ku têketina CE ya cîhaza jêrîn bişopînin.Têketinên demjimêr û derketinên DATA yên hemî PROM-ên di vê zincîrê de bi hev ve girêdayî ne.Hemî cîhaz lihevhatî ne û dikarin bi endamên din ên malbatê re an jî bi malbata XC17V00-a-yek-carî ya PROM-ê ya bernamekirî re werin veqetandin.